BJT를 활용한 다단 증폭기 설계 프로젝트 1

• 프로젝트명 : BJT를 활용한 다단 증폭기 설계 프로젝트
• 수행기간 : 2023.05.03 ~ 2023.05.17
• 참여인원 : 1 인
• 설계 조건 
  1. Common Emitter Amp. 입력단을 포함해 2단 이상으로 설계
  2.  Amp.의 단수를 최소화한 설계
  3. 소비전력을 최소화한 설계 
  4. Loading effect를 줄이기 위해 Zin 최대, Zout 최소로 설계

다단 증폭기 설계에 사용될 스펙
DC 전원	전압이득	BJT
12V	2000	BC107BP

 

• 설계과정
  1. 설계과정에서 필요한 이론에 대해 알아보기
     • 전압 분배 바이어스 설계 지침 
     • Common Emitter Amplifier와 Common Collector Amplifier의 특징
     • 소신호 동작
  2. 3단 증폭기로 설계
     • 1,2단을 CE AMP로 3단은 CC AMP(Loading effect를 최소화하기 위해)를 이용해 설계
     • 1단의 전압이득72, 2단의 전압이득 28으로 설정해 전압이득 2000으로 만들기
  3. 소비전력을 고려해 저항값들 설정
• 프로젝트 성과

        1. 3단 증폭기 최종회로도

 

        2. 출력된 최종 파형

 

-> 전압이득 : 1989.19 (오차범위 0.5%)

• 배운점
  1. 증폭기 설계에서 Loading effect가 중요한 이유
     • Loading effect란 출력 임피던스가 높은 이전 단계의 회로가 다음단계의 입력 임피던스 에 영향을 미치는 현상을 말한다.
     • 예를 들어보면 입력 신호를 증폭기(이전 단계 회로)에 넣어 신호를 증폭시킨 후 출력해 스마트폰(다음 단계 회로)에 전달해준다고 하자. 또한 입력 신호의 크키가 0.1V일 때 증폭기를 나온 출력 신호의 크기가 10V라고 가정하자. 이때 출력되는 10V는 증폭기의 출력 임피던스(Zout)와 스마트폰의 입력 임피던스(Zin)에 나누어 걸린다. 이때 출력 임피던스가 크거나 입력 임피던스가 작으면 전압 분배에 의해 10V 출력 신호가 출 력 임피던스에 많이 걸리게 되며 입력 임피던스에는 적게 걸리게 된다. 즉, 입력 임피던 스에 적게 걸린다는 말은 스마트폰에 들어가는 신호가 약하거나 손실에 의해 왜곡 될 수 있다는 뜻과 동일하다. 이에 따라 발생하는 현상을 Loading effect라고 한다.
     • Loading effect 해결방법 : 입력 임피던스를 출력 임피던스보다 매우 높게 회로를 구성하던지 혹은 출력 임피던스를 낮게 회로를 구성해야한다. 하지만 주로 입력 임피던스를 바꾸긴 힘드므 로 출력 임피던스를 낮게 만들어주어 loading effect를 방지한다. 이는 3단에 CC AMP를 연결해 출력 임피던스를 낮춰준 이유이도 하다.

          2.  대신호를 넣을 시 왜곡이 나타나는 것을 확인할 수 있었다. 

          3.  BJT는 DC 신호가 들어가면 손상이 발생할 수 있다. 이를 막기 위해서 커플링 커패시터를 사용해 회로 간의 DC 성분을 차단하고 AC 신호만 전달하는 역할을 하며, 직렬로 연결됩니다.